实验指导手册：基于安路SF1开发板的FPGA入门

目录

1 安路 SF1 开发板和工具概述 .............................................................................1

1.1 SF1 开发板...................................................................................................................... 1

1.1.1 FPGA 逻辑......................................................................................................................1

1.1.2 RISC-V 处理器...............................................................................................................2

1.2 开发工具 ........................................................................................................................ 3

1.2.1 TD 概述...........................................................................................................................3

2 使用 TD 完成 FPGA 逻辑设计 ...............................................................................5

2.1 TD 使用流程................................................................................................................... 5

2.1.1 新建工程文件 ................................................................................................................5

2.2.2 添加 RTL 文件...............................................................................................................6

2.2.3 逻辑综合 ........................................................................................................................7

2.2.4 管脚约束 ........................................................................................................................8

2.2.5 生成 bit 文件..................................................................................................................9

2.2.6 使用 FD 进行 RISC-V 的编程和调试 ........................................................................10

2.2 使用 Modelsim 完成功能仿真 .................................................................................... 23

2.2.1 实验概述 ......................................................................................................................23

2.2.2 实验原理 ......................................................................................................................23

2.2.3 创建 TD 工程...............................................................................................................23

2.2.4 打开 modelsim 新建工程文件.....................................................................................24

2.2.5 加入源文件并编译 ......................................................................................................25

2.2.6 仿真源文件 ..................................................................................................................27

2.2.7 代码覆盖率仿真（选做） ..........................................................................................29

2.3 协同 Modelsim 完成时序仿真 .................................................................................... 34

2.3.1 实验原理 ......................................................................................................................34

2.3.1 物理仿真 ......................................................................................................................35

2.3.2 修改优化设置 ..............................................................................................................35

2.3.3 联合 Modelsim 进行仿真............................................................................................39

3 FPGA 的基本 IP 核调用.........................................................................................43

3.1 锁相环 .......................................................................................................................... 43

3.1.1 实验原理 ......................................................................................................................43

3.1.2 新建工程 ......................................................................................................................43

I3.1.3 工程中例化创建的 PLL IP..........................................................................................47

3.2 调用 SRAM 实验步骤 ................................................................................................. 49

3.2.1 Basic 配置 ....................................................................................................................49

3.2.2 Port A options 配置......................................................................................................49

3.2.3 Port B options 配置 ......................................................................................................50

3.2.4 Other options 配置 ........................................................................................................50

3.5 调用 FIFO 实验步骤.................................................................................................... 50

4 基于 SF1 开发板完成 RISC-V 处理器的开发 ......................................................52

4.1 点亮流水灯................................................................................................................... 52

4.1.1 系统设计 ......................................................................................................................52

4.1.2 实验步骤 ......................................................................................................................53

4.2 使用串口完成数据输入和输出................................................................................... 63

4.2.1 实验概述 ......................................................................................................................63

4.2.2 系统设计 ......................................................................................................................63

4.2.3 工程建立 ......................................................................................................................64

4.2.4 编写 C 代码..................................................................................................................64

4.2.5 主频设置 ......................................................................................................................67

4.2.6 串口波特率设置 ..........................................................................................................67

4.3.5 烧录与结果查看 ..........................................................................................................68

4.3 实现 CORDIC 算法...................................................................................................... 69

4.3.1 实验概述 ......................................................................................................................69

4.3.2 系统设计 ......................................................................................................................69

4.3.1 工程建立 ......................................................................................................................71

4.3.2 编写 C 代码..................................................................................................................71

4.3.3 烧录与结果查看 ..........................................................................................................73

4.4 移植 FreeRTOS ............................................................................................................ 75

4.4.1 实验概述 ......................................................................................................................75

4.4.2 系统设计 ......................................................................................................................76

4.4.3 TD 工程建立.................................................................................................................78

4.4.4 FD 工程建立.................................................................................................................84

4.4.5 编写 C 代码..................................................................................................................84

4.4.6 烧录与结果查看 ..........................................................................................................89

II5 基于 SF1 开发板完成 FPGA 逻辑与 MCU 协同开发.........................................90

5.1 在 FPGA 逻辑部分设计 CORDIC 算法的 IP 核 ........................................................ 90

5.2 实验原理 .........................................................................................................................90

5.2.1 系统设计 ......................................................................................................................90

5.2.2 工程建立 ......................................................................................................................93

5.2.3 CORDIC IP 核设计.......................................................................................................96

5.2.4 FD 工程建立...............................................................................................................102

6 安路 SF1 FPGA 开发板的图像边沿检测系统设计...........................................108

6.1 概述：Canny 算法..................................................................................................... 108

6.2 逻辑设计 .................................................................................................................... 108

6.2.1 Canny 边缘检测算法的具体原理.............................................................................109

6.2.2 FPGA 端逻辑的设计与仿真.....................................................................................112

6.2.3 MCU 端代码的设计 ..................................................................................................114

6.3 MCU 与 FPGA 协同完成系统设计........................................................................... 114

7 基于 SF1 的小游戏机设计...................................................................................120

7.1 实验概述 .................................................................................................................... 120

7.2 实验原理 .................................................................................................................... 120

7.2.1 系统设计 ....................................................................................................................120

7.2.2 FPGA 侧硬件设计......................................................................................................121

7.2.3 MCU 侧软件设计 ....................................................................................................130

7.2.4 MCU 与 FPGA 通信..................................................................................................135

7.2.5 实验步骤 ....................................................................................................................141

7.2.5 FD 工程建立...............................................................................................................150

7.2.6 关键模块仿真波形 ....................................................................................................155

7.2.7 整体功能测试 ............................................................................................................157

以上仅目录，不包含例程原理图视频等内容

如有需要请联系大学计划项目负责人：师妍

邮箱：yan.shi@anlogic.com

微信：tracykikicucu

以上文件如使用请注明出处和作者